Xilinx 7系列中SERDES的应用概述
资料介绍
标签：
SERDES是英文SERializer（串行器）/DESerializer（解串器）的简称。它是一种主流的时分多路复用（TDM）、点对点（P2P）的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体（光缆或铜线），最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。xilinx7系列通过原语调用serdes接口，就可以实现串并（并串）转化的应用。
平台：AT7XilinxUSB3.0+LVDS+FPGA开发板
语言：SystemVerilog
功能：20M时钟产生8位的数据经serdes串化，由一对LVDS输出，再由另一对LVDS接收，经serdes解串恢复8bit的数据。
这里，在特权的LVDS测试例程上简化，只用调用原语serdes验证数据的传输（说实话，特权同学的例程代码，确实有点凌乱，前后看了两天。可能是对这些其中用到的原语不熟吧）
下载地址
Xilinx 7系列中SERDES的应用概述下载
本月热点资料
最新资料
下载排行
本周
- 高速PCB设计仿真与分析的学习课件免费下载
- Xilinx 7系列中SERDES的应用概述
- 如何在FPGA中对SRL实现设计指导
- 信号完整性分析的读书笔记和总结
- 如何使用Verilog编写同步RAM
- 信号完整性和电源完整性的仿真分析与设计的详细说明
- FPGA程序的三种烧写方式的教程
- 信号逻辑电平标准的详细说明
- FPGA JTAG的配置模式详细说明
- 信号完整性基础的入门手册
本月
- 华为FPGA的全套设计资料合集
- 数字信号处理的FPGA实现电子书免费下载
- 高速PCB设计仿真与分析的学习课件免费下载
- FPGA的实战手册PDF电子书免费下载
- CPLD和FPGA的开发与应用的PDF电子书免费下载
- FPGA的VHDL语言100个实例详解
- Verilog教程之数字集成电路设计的详细资料说明
- 使用FPGA VHDL实现电子点餐项目设计的参考实例资料合集
- 超快嵌入式设计方法指南
- Verilog教程之Verilog HDL高级程序设计举例
用户评论
查看全部 条评论
发表评论请先 登录， 还没有账号？免费注册。
发表评论