资料介绍
标签：
本篇主要介绍常用的单端逻辑电平，包括TTL、CMOS、SSTL、HSTL、POD12等。
1、TTL电平
下面以一个三输入的TTL与非门介绍TTL电平的原理。
2.1V（后级电路决定的），VT2和VT4饱和，输出为低电平uO=0.3V。
当输入有0时，uI=0.3V，VT1发射结导通，uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD导通。输出高电平uO=VCC-UBE3-UD≈5V-0.7V-0.7V=3.6V。
TTL电平一般过冲都会比较严重，可以在始端串22欧或33欧电阻（因为TTL电路的输出阻抗大约为17Ω左右，从阻抗匹配的角度解释）；TTL电平输入脚悬空时内部认为是高电平。
常见的TTL电平有5VTTL，3.3VLVTTL，2.5VLVTTL，1.8VLVTTL等。
下载地址
本月热点资料
最新资料
下载排行
本周
- 高速PCB设计仿真与分析的学习课件免费下载
- Xilinx 7系列中SERDES的应用概述
- 如何在FPGA中对SRL实现设计指导
- 信号完整性分析的读书笔记和总结
- 如何使用Verilog编写同步RAM
- 信号完整性和电源完整性的仿真分析与设计的详细说明
- FPGA程序的三种烧写方式的教程
- 信号逻辑电平标准的详细说明
- FPGA JTAG的配置模式详细说明
- 信号完整性基础的入门手册
本月
- 华为FPGA的全套设计资料合集
- 数字信号处理的FPGA实现电子书免费下载
- 高速PCB设计仿真与分析的学习课件免费下载
- FPGA的实战手册PDF电子书免费下载
- CPLD和FPGA的开发与应用的PDF电子书免费下载
- FPGA的VHDL语言100个实例详解
- Verilog教程之数字集成电路设计的详细资料说明
- 使用FPGA VHDL实现电子点餐项目设计的参考实例资料合集
- 超快嵌入式设计方法指南
- Verilog教程之Verilog HDL高级程序设计举例
用户评论
查看全部 条评论
发表评论请先 登录， 还没有账号？免费注册。
发表评论