CMOS电平的介绍和CMOS的闩锁效应详细概述
资料介绍
本篇主要针对CMOS电平,详细介绍一下CMOS的闩锁效应。
1、Latchup
闩锁效应是指CMOS电路中固有的寄生可控硅结构(双极晶体管)被触发导通,在电源和地之间存在一个低阻抗大电流通路,导致电路无法正常工作,甚至烧毁电路。
·Latchup是指CMOS晶片中,在电源VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路,它的存在会使VDD和GND之间产生大电流;
·随着IC制造工艺的发展,封装密度和集成度越来越高,产生Latchup的可能性会越来越大;
·Latchup产生的过度电流量可能会使芯片产生永久性的破坏,Latchup的防范是ICLayout的最重要措施之一;
Q1为垂直式PNPBJT,基极(base)是nwell,基极到集电极的增益可达数百倍;Q2是侧面式的NPNBJT,基极为Psubstrate,到集电极的增益可达数十倍;Rwell是nwell的寄生电阻;Rsub是substrate电阻。
以上四元件构成可控硅(SCR)电路,当无外界干扰引起触发时,两个BJT(可控硅结构)处于截止状态,集电极电流由C-B的反向漏电流构成,电流增益非常小,此时Latchup不会产生。当其中一个BJT的集电极电流受外部干扰突然增加到一定值时,会反馈至另一个BJT,从而使两个BJT因触发而同时导通,VDD至GND间形成低阻抗通路,Latchup由此而产生。
下载地址
CMOS电平的介绍和CMOS的闩锁效应详细概述下载
本月热点资料
最新资料
下载排行
本周
- 高速PCB设计仿真与分析的学习课件免费下载
- Xilinx 7系列中SERDES的应用概述
- 如何在FPGA中对SRL实现设计指导
- 信号完整性分析的读书笔记和总结
- 如何使用Verilog编写同步RAM
- 信号完整性和电源完整性的仿真分析与设计的详细说明
- FPGA程序的三种烧写方式的教程
- 信号逻辑电平标准的详细说明
- FPGA JTAG的配置模式详细说明
- 信号完整性基础的入门手册
本月
- 华为FPGA的全套设计资料合集
- 数字信号处理的FPGA实现电子书免费下载
- 高速PCB设计仿真与分析的学习课件免费下载
- FPGA的实战手册PDF电子书免费下载
- CPLD和FPGA的开发与应用的PDF电子书免费下载
- FPGA的VHDL语言100个实例详解
- Verilog教程之数字集成电路设计的详细资料说明
- 使用FPGA VHDL实现电子点餐项目设计的参考实例资料合集
- 超快嵌入式设计方法指南
- Verilog教程之Verilog HDL高级程序设计举例
用户评论
查看全部 条评论
发表评论请先 登录, 还没有账号?免费注册。
发表评论